Parallélisation d'algorithmes de localisation et détection d'obstacle sur architecture embarqué

Retour à la liste des thèses
Ajouté le: 30/05/2014
Directeur : MERIGOT Alain - alain.merigot@u-psud.fr
Titre : Parallélisation d'algorithmes de localisation et détection d'obstacle sur architecture embarqué
Thèmes : Automatique, Signal, Télécoms, Systèmes embarqués
Laboratoires : IEF - Institut d'Electronique Fondamentale UMR 8622
Description :

Titre : Parallélisation d'algorithmes de localisation et détection d'obstacle sur architecture embarqué

Directeur : Alain Mérigot alain.merigot@u-psud.fr

Laboratoire : IEF, UMR 8622, département Systèmes Autonomes

Thèmes : Architectures matérielles, Systèmes embarqués, Traitement d’images, Evaluation de performances

Contexte :

Aujourd’hui, de nombreux systèmes d’aide à la conduite sont conçus afin d’améliorer la sécurité des usagers de la route. De multiples systèmes d’automatisation partielle de véhicule sont implantés sur des véhicules grand public et plusieurs concepts cars proposent une conduite automatisée (tel que la « Google Car »). Cependant, l’implantation optimale de ces systèmes reste un point crucial pour leur conception et leur déploiement.

Récemment sont apparues de nouvelles architectures à même de délivrer une puissance de calcul considérable. Celle ci repose soit sur l'utilisation d'un parallélisme massif sous la forme de multicoeurs (MPPA256 de Kalray) ou de GPU (Jetson de Nvidia), ou sur l'hybridation de différents processeurs (TDA2X de TI). Ces nouveaux concepts offrent potentiellement une grande puissance de calcul mais ils imposent de repenser complètement les algorithmes de traitement pour exploiter au mieux le parallélisme.

Cette thèse vise ainsi à étudier les différentes architectures adaptées aux traitements d’image embarqués, d 'évaluer leur performances et de définir une architecture adéquate dans une approche d’adéquation algorithme architecture.

Descriptif et apport du travail de recherche :

Au sein du département systèmes autonomes de l'institut d'électronique fondamentale, nous avons étudié puis conçu des systèmes embarqués pour véhicule autonome permettant à la reconstruction de l’environnement du véhicule et sa localisation en intérieur. L’expertise acquise montre qu’il est possible de concevoir ce type de système pour un environnement extérieur. Cependant, de nombreux problèmes restent à résoudre à la fois du point de vue algorithmique (pour améliorer et rendre plus robuste la détection) et surtout pour accélérer les vitesses de traitement de manière à s'adapter à une dynamique du véhicule beaucoup plus importante.

Dans ce contexte, l'émergence de nouvelles architectures embarquées parallèles performantes est une piste très importante à explorer. Ces architectures émergentes reposent sur des concepts nouveaux et il faut repenser la mise en œuvre des algorithmes et évaluer leur adéquation à l''aide à la conduite. Dans un premier temps, nous nous focaliserons sur un algorithme de détection d’obstacle dans un environnement routier. Après avoir réalisé une étude bibliographique, un algorithme représentatif de cette problématique sera choisi et évalué.
Cet algorithme sera adapté à plusieurs architectures parallèles : le circuit à 256 cœurs MPPA conçu pour le domaine de l'embarqué par la société Kalray, et des circuits hybrides processeur/DSP/GPU comme ceux de la famille OMAP de la société Texas. Dans chaque cas, différents mécanismes de parallélisation seront étudiés et évalués en termes de performances.
Dans un troisième temps, l'expérience acquise permettra de définir une architecture spécialisée adapté et de la mettre en œuvre matériellement. Pour cela, nous utiliserons des circuits hybrides ARM/FPGA proposés par la société Altera.

Le retour d’expérience de cette thèse est primordial afin de concevoir de nouveaux systèmes embarqués d'aide à la conduite. Elle permettra de dégager les apports d'une mise en oeuvre logicielle parallèle, et de définir les concepts nécessaires à de nouvelles architectures efficaces pour l'aide à la conduite.